

Zbigniew CZAJA, Bogdan BARTOSIŃSKIPOLITECHNIKA GDAŃSKA, WYDZIAŁ ELEKTRONIKI, TELEKOMUNIKACJI I INFORMATYKI, KATEDRA METROLOGII I OPTOELEKTRONIKI,
ul. G. Narutowicza 11/12, 80-233 Gdańsk**Diagnostyka analogowych filtrów wielosekcyjnych oparta na magistrali testującej IEEE1149.1**

Dr hab. inż. Zbigniew CZAJA

Ukończył Wydział Elektroniki, Telekomunikacji i Informatyki Politechniki Gdańskiej w 1995 roku. Stopień doktora uzyskał w 2001 roku, a stopień doktora habilitowanego w 2014 roku. Jest adiunktem w Katedrze Metrologii i Optoelektroniki. Autor lub współautor ponad 60 publikacji z zakresu diagnostyki elektronicznej. Główne zainteresowania dotyczą diagnostyki analogowych układów elektronicznych, w szczególności będących składowymi wbudowanych mieszanych-sygnałowo systemów elektronicznych.

e-mail: zbczaja@pg.gda.pl



Dr inż. Bogdan BARTOSIŃSKI

Ukończył studia na Wydziale Elektroniki Politechniki Gdańskiej w 1974 roku. W 1985 r. uzyskał stopień doktora nauk technicznych. Od 1977 r. pracuje na Wydziale Elektroniki, Telekomunikacji i Informatyki, obecnie jako adiunkt w Katedrze Metrologii i Optoelektroniki. Autor ponad 40 publikacji z zakresu metrologii i diagnostyki elektronicznej. Zainteresowania naukowe to diagnostyka układów mieszanych sygnałowo, a w szczególności magistral testujące.

e-mail: bbart@eti.pg.gda.pl

**Streszczenie**

Przedstawiono nową koncepcję testera JTAG BIST do samo-testowania torów analogowych opartych na wielosekcyjnych filtrach wyższego rzędu w mieszanych sygnałowo mikrosystemach elektronicznych sterowanych mikrokontrolerami i wyposażonych w magistralę testującą IEEE1149.1 (JTAG). Bazuje ona na metodzie diagnostycznej opartej na przekształceniu transformującym próbki odpowiedzi czasowych kolejnych sekcji filtra pobudzonego impulsem prostokątnym na krzywe identyfikacyjne w przestrzeni pomiarowej. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w pierwszej w kolejności uszkodzonej sekcji filtra.

Słowa kluczowe: magistrala IEEE1149.1, diagnostyka uszkodzeń, mikrokontrolery, układy analogowe.

A fault diagnosis of multi-section filters based on the IEEE1149.1 test bus**Abstract**

A new solution of the JTAG BIST for self-testing of analog parts based on multi-section higher-order filters in mixed-signal electronic microsystems controlled by microcontrollers and equipped with the IEEE1149.1 bus is presented. It is based on a fault diagnosis method based on transformation of voltage samples of the time responses of the next section of the filter on a square impulse into identification curves placed in a measurement space. The method can be used for fault detection and single soft fault localization of the first faulty section of the filter. Thanks to use of the proposed fault diagnosis method, there is no need for expanding the JTAG BIST by any additional components. It follows from the fact that the square pulse stimulating the tested circuit is set only at the input of the first section of the filter. The ADC SCANSTA476 samples two times the time responses at outputs of all sections. Thanks to this, the JTAG BIST needs only one pin of the BCT8244A, and up to 8 inputs pins connected to the analog multiplexer of the ADC of the SCANSTA476.

Keywords: IEEE1149.1 test bus, microcontrollers, fault diagnosis, analog circuits.

1. Wstęp

Już od wielu lat przyjętym i powszechnie używanym standardem testowania układów i systemów cyfrowych jest standard IEEE 1149.1 (JTAG) [1]. Można przyjąć, iż wyprodukowany obecnie prawie każdy zintegrowany średniej lub wielkiej skali integracji układ cyfrowy jest wyposażony w magistralę testującą JTAG. Należy podkreślić fakt, iż magistrala ta nie tylko wykorzystywana jest do testowania, ale także do konfiguracji układów programowalnych, np. układów FPGA, CPLD, do programowania pamięci Flash, w szczególności pamięci programu mikrokontrolerów, oraz do debuggowania mikrokontrolerów na etapie ich uruchamiania. Zatem, magistrala JTAG jest narzędziem wszechstronnym, ale dedykowanym wyłącznie do techniki cyfrowej.

Dlatego w pracy [2] autorzy zaproponowali rozszerzenie funkcjonalności dostępnej infrastruktury JTAG wbudowanej w układy cyfrowe pozwalającej na pomiary parametrów układów analogowo-cyfrowych (mieszanych sygnałowo) lub analogowych. W tym celu opracowali nowe rozwiązanie testera BIST (Built-In Self Tester) nazwane JTAG BIST. Tester ten używany jest do pobudzania toru analogowego, (filtra 2-go lub 3-go rzędu) wchodzącego w skład elektronicznego systemu wbudowanego wyposażonego w magistralę JTAG, i do pomiaru parametrów jego odpowiedzi czasowej, np. tak jak w [3]. Dzięki temu, możliwa jest detekcja uszkodzenia i lokalizacja pojedynczych uszkodzeń parametrycznych elementów pasywnych w torze analogowym.

Zaletą takiego rozwiązania względem innych istniejących specjalizowanych testerów BIST, np. oscylacyjnych OBIST (Oscillation based BIST) [4], histogramowych HBIST (Histogram based BIST) [5], dla układów w pełni różnicowych [6], TBIST (Transient Analysis Method BIST) [7], typu SD [8], jest to, iż nie ma potrzeby rozbudowywania testera o dodatkowe układy związane z komunikacją, gdyż są one już w nim zaimplementowane - tester oparty jest na magistrali JTAG.


Jednakże, opracowany tester JTAG BIST [2] dedykowany jest do testowania filtrów niskiego rzędu. Stąd w artykule proponujemy nowe podejście, jakim jest modyfikacja testera JTAG BIST tak, aby umożliwił on diagnostykę filtrów wysokiego rzędu składających się z sekcji filtrów niskiego rzędu (np. 2-go rzędu). Ponadto, w nowej wersji testera JTAG BIST, uwzględniając wnioski z badań eksperymentalnych [2], poprawiono sposób generacji impulsu pobudzającego testowany tor analogowy.

2. Struktura testera JTAG BIST

W celu minimalizacji nadmiarowości sprzętowej, czyli minimalizacji rozbudowy testera JTAG BIST o dodatkowe komponenty, oparto jego działanie na metodzie diagnostycznej dedykowanej filtrom N -sekcyjnym [9].

Metoda ta pozwala na zlokalizowanie jednej, pierwszej w kolejności uszkodzonej sekcji spośród łańcucha N sekcji wchodzących w skład takiego filtra. Podejście takie upraszcza, przez co przyspiesza działanie algorytmu detekcji uszkodzeń. Nowością metody, a zarazem jej główną ideą jest to, iż odpowiedź czasowa danej sekcji jest traktowana jako sygnał pobudzający dla kolejnej sekcji filtra. Dzięki temu prostokątny impuls pobudzający jest podawany tylko na wejście pierwszej sekcji filtra (rys. 1). Przetwornik A/C SCANSTA476 [10] dwukrotnie próbuje odpowiedzi czasowe na wyjściach wszystkich sekcji. Dzięki temu do konfiguracji testera JTAG BIST wystarcza jeden pin wyjściowy układu BCT8244A [11], jak było to dotychczas, a N pinów wejściowych połączonych z wewnętrznym multiplexerem analogowym przetwornika A/C (zazwyczaj $N = 3, 4$, a przetwornik SCANSTA476 posiada 8-kanalowy multiplexer analogowy).


Zatem, co należy podkreślić, nowa metoda diagnostyczna nie wymaga rozbudowy testera JTAG BIST o żadne dodatkowe elementy.



Rys. 1. Układ JTAG BIST pracujący w trybie testowania toru analogowego – filtra wielosekcyjnego


Fig. 1. The JTAG BIST operating in the testing mode of an analog circuit – the multi-section filter

Jedynym, dodanym do testera JTAG BIST elementem jest bufor (negator) (rys. 2) zbudowany na układzie IRF7105PBF [12]. Układ ten składa się z dwóch tranzystorów HEXFET MOSFET: jednego z kanałem N i drugiego z kanałem P. Charakteryzują się one małymi wartościami statycznej rezystancji włączenia dren-źródło, odpowiednio $0,1 \Omega$ i $0,25 \Omega$, oraz dużymi wartościami natężenia prądu drenu, odpowiednio $3,5 \text{ A}$ i $2,3 \text{ A}$. Zadaniem bufora jest eliminacja negatywnego wpływu zmiennej impedancji (zależnej od obciążenia) linii wyjściowej 1Y1 układu BCT8244A na kształt impulsu pobudzającego [2].



Rys. 2. Bufor (negator) zbudowany na układzie IRF7105PBF

Fig. 2. The buffer (inverter) built on a IRF7105PBF chip



Rys. 3. Pojedyncza sekcja - filtr dolnoprzepustowy drugiego rzędu Sallena-Keya

o charakterystyce Butherwortha, gdzie:
sekcja 1: $R_1 = R_2 = 10 \text{ k}\Omega$, $C_1 = 58,56 \text{ nF}$, $C_2 = 68,6 \text{ nF}$,
sekcja 2: $R_3 = R_4 = 10 \text{ k}\Omega$, $C_3 = 24,2 \text{ nF}$, $C_4 = 166,16 \text{ nF}$

Fig. 3. A single section – the Sallen-Key 2nd order low-pass filter with

Butterworth characteristics, where:
1st section: $R_1 = R_2 = 10 \text{ k}\Omega$, $C_1 = 58,56 \text{ nF}$, $C_2 = 68,6 \text{ nF}$,
2nd section: $R_3 = R_4 = 10 \text{ k}\Omega$, $C_3 = 24,2 \text{ nF}$, $C_4 = 166,16 \text{ nF}$


Podjęcie samotestowania toru analogowego oparte na testerze JTAG BIST zilustrowano na przykładzie wielosekcyjnego filtra 4-go rzędu składającego się z $N = 2$ sekcji dolnoprzepustowych filtrów 2-go rzędu o topologii Sallena-Keya i charakterystyce Butterwortha (rys. 3).

W celu przebadania nowego rozwiązania testera JTAG BIST (rys. 1), zaimplementowano go w mikrosystemie elektronicznym sterowanym mikrokontrolerem ATmega32 [13]. Mikrokontroler komunikuje się z układami BCT8244A (w trybie normalnej pracy odpowiednik układu HC244) i SCANSTA476 (12-bitowy, 8-mio kanałowy przetwornik A/C) za pośrednictwem dwóch magistral JTAG emulowanych na liniach jego portów. Sterowanie układem SCANSTA476 składa się z: wyboru wejścia analogowego (sterowania multiplexerem analogowym), wyzwolenia pomiaru napięcia i odczytu wyniku konwersji A/C. Wszystko synchronizowane jest licznikiem Timer 1 mikrokontrolera. Mikrokontroler sterowany jest za pośrednictwem interfejsu UART dołączonego do portu USB komputera PC przez konwerter FT232.

Sterowanie testerem JTAG BIST przez mikrokontroler realizowane jest zgodnie ze zmodyfikowaną (rozszerzoną o dodatkowe komponenty) procedurą pomiarową [2].

3. Procedura pomiarowa

Sieć działań algorytmu procedury pomiarowej przedstawiono na rys. 4. Algorytm realizowany jest w programie głównym (funkcja measurement) i w obsłudze przerw (obsługa przerwania Timer 1 Compare Match).




Rys. 4. Sieć działań algorytmu procedury pomiarowej zaimplementowany w funkcji measurement

Fig. 4. Flowchart of the measurement procedure algorithm implemented in the measurement function

W pierwszym kroku funkcji measurement następuje konfiguracja dwóch magistral JTAG i inicjalizacja za ich pośrednictwem układów BCT8244A i SCANSTA476, w tym ustawienie stanu wysokiego na linii 1Y1 (wywołanie funkcji wprowadzającej komendę EXTEST (wartość danej - 00 00000000 00000001b) do układu BCT8244A), czyli niskiego poziomu na wyjściu V_{in} bufora. Ustawiane są również wartości zmiennych n - numer testowej sekcji i N - liczba sekcji badanego filtra (liczonych począwszy od numeru 0).

Następnie dla każdej badanej sekcji filtra w pierwszym kroku konfigurowany jest tester BIST. Np. dla sekcji 1 ($n = 0$ - na rys. 4) poprzez wybór kanału 0 (wyzerowanie zmiennej `ADC_channel` używanej przez komendę `MUSEL`) oraz wpisanie do zmiennych $t(1)$, $t(2)$ i $t(3)$ wartości odpowiadających czasom wyznaczonym dla sekcji 1. Np. momenty próbkowania napięcia na wyjściu sekcji 1: $t_1 = t(1) = 1,52$ ms, $t_2 = t(1) + t(2) + t(3) = 2,215$ ms, a dla sekcji 2: $t_1 = 2,432$ ms, $t_2 = 5,48$ ms, zaś okres impulsu pobudzającego wynosi $T = t(1) + t(2) + t_d = 1,99$ ms, gdzie t_d - opóźnienie programowe. Po czym rozpoczyna się generacja impulsu prostokątnego (krok (1) na rys. 4 i 5) - wystawienie stanu niskiego na linii 1Y1 (wartość danej - 00 00000000 00000000b). Jednocześnie do rejestru komparacji OCR1A licznika Timer 1 wpisywana jest wartość $t(1)$ odpowiadająca czasowi t_1 , po którym następuje pierwszy pomiar napięcia przez `SCANSTA476`, i uruchomienie licznika Timer 1 w trybie CTC (Clear Timer in the Compare).



Rys. 5. Oscylogramy ilustrujące pracę układu JTAG BIST zgodnie z procedurą pomiarową (rys. 4)

Fig. 5. Oscillograms illustrating the operation of the JTAG BIST according to the measurement procedure (Fig. 4)

Gdy nastąpi odmierzenie czasu t_1 (krok (2) na rys. 4 i 5), generowane jest po raz pierwszy (`counter = 1`) przerwanie Timer 1 Compare Match Interrupt. W jego obsłudze uruchamiany jest pierwszy pomiar napięcia przez wysłanie do układu `SCANSTA476` komendy `MUXSEL` z wartością `ADC_channel`. Wynik pomiaru jest zapisywany do zmiennej $v(1)$, a do rejestru komparacji OCR1A wpisywana jest wartość $t(2)$.

W obsłudze drugiego przerwania, które generowane jest w momencie T (krok (3) na rys. 4 i 5), kończona jest generacja impulsu pobudzającego badany filtr, przez ustawienie stanu wysokiego na linii 1Y1 (wysłanie komendy `EXTEST` z daną - 00 00000000 00000001b do układu `BCT8244A`). Jednocześnie wartość $t(3)$ wprowadzana jest do rejestru OCR1A.

Kiedy licznik Timer 1 odmierzy czas t_3 generowane jest trzecie przerwanie (krok (4) na rys. 4 i 5). W jego obsłudze układ `SCANSTA476` drugi raz mierzy napięcie. Wynik pomiaru wpisywany jest do zmiennej $v(2)$. Na zakończenie następuje wyzerowanie zmiennej `wait`, która używana jest do synchronizacji pomiędzy funkcją główną a obsługami przerw. Stąd obsługa ta kończy cykl pomiarowy dla wybranej sekcji.

Przechodzimy zatem do funkcji głównej, która przez cały czas pomiarów czekała na wyzerowanie zmiennej `wait`, aby zatrzymać licznik Timer 1 i zapisać wyniki pomiarowe uzyskane dla danej sekcji.

Po tych operacjach następuje inkrementacja zmiennej n w celu konfiguracji układu BIST do obsługi kolejnej sekcji filtra.

Gdy wykonamy pomiary dla wszystkich sekcji filtra, wysyłamy wyniki za pośrednictwem interfejsu UART (dokładniej za pośrednictwem interfejsu USB, jak wspomniano wcześniej) do komputera PC i kończymy działanie funkcji `measurement`.

4. Badania eksperymentalne

Nowa wersja testera JTAG BIST została eksperymentalnie zwerifikowana na przykładzie dolnoprzepustowego filtra czwartego rzędu składającego się z dwóch sekcji o strukturze Sallena-Keya (rys. 3) opartych na wzmacniaczach operacyjnych LA6358 z pojedynczym zasilaniem (5 V). Dobrano następujące wartości elementów filtra: sekcja 1: $R_1 = 10,0106$ k Ω , $R_2 = 10,0161$ k Ω , $C_1 = 58,567$ nF, $C_2 = 68,99$ nF, sekcja 2: $R_3 = 10,0089$ k Ω , $R_4 = 10,0091$ k Ω , $C_3 = 24,52$ nF, $C_4 = 165,8$ nF. Wartości rezystorów zmierzono multimetrem 34401A, a wartości kondensatorów precyzyjnym miernikiem RLC E4980A (Func. Cp-D, Freq. 1 kHz, Level 1 V, Bias 0 V).

Mikrokontroler zarządzający pracą układów `BCT8244A` i `SCANSTA476` jest taktowany oscylatorem kwarcowym 16 MHz. Impulsy taktujące licznik Timer 1 odmierzający czasy $t(1)$, $t(2)$ i $t(3)$ są podawane bezpośrednio z zegara systemowego. Amplituda impulsu pobudzającego na wyjściu negatora opartego na `IRF7105PBF` równa jest napięciu zasilania 5 V. Napięcie referencyjne podawane na 12-bitowy przetwornik A/C `SCANSTA476` wynosi 4,97 V. Do sterowania testerem JTAG BIST z poziomu komputera PC wykorzystano zmodyfikowaną aplikację napisaną w środowisku LabWindows/CVI [2].

Tab. 1. Wyniki pomiarowe dla wybranych wartości elementów sekcji 1 uzyskane za pomocą testera JTAG BIST


Tab. 1. Measurement results for chosen values of components of the 1st section obtained using the JTAG BIST

R_1 [k Ω]	v_1 [V]	v_2 [V]	R_2 [k Ω]	v_1 [V]	v_2 [V]
1,001	4,55	3,625	1,002	4,55	3,637
2,002	4,512	3,875	2,003	4,5	4,013
5,005	4,262	4,262	5,008	4,238	4,375
7,007	4,000	4,275	7,011	3,988	4,35
9,010	3,725	4,25	9,014	3,7	4,263
10,011	3,56	4,19	10,016	3,587	4,162
11,012	3,404	4,116	11,018	3,438	4,1
15,016	2,969	3,793	15,024	3	3,813
20,021	2,525	3,404	20,032	2,498	3,375
50,053	1,267	1,952	50,081	1,275	1,95
70,074	0,971	1,517	70,113	0,956	1,5
100,106	0,684	1,11	100,16	0,694	1,106
C_1 [nF]	v_1 [V]	v_2 [V]	C_2 [nF]	v_1 [V]	v_2 [V]
5,86	4,95	2,59	6,899	3,64	3,39
11,71	4,95	3,95	13,798	3,64	3,69
29,28	4,95	4,62	34,495	3,64	3,88
41,00	4,41	4,7	48,293	3,6	4,038
52,71	3,84	4,35	62,091	3,612	4,15
58,57	3,6	4,175	68,99	3,6	4,21
64,42	3,36	4	75,889	3,53	4,26
87,85	2,64	3,43	103,485	3,35	4,33
117,13	2,1	2,85	137,98	3,11	4,28
292,84	0,919	1,36	344,95	1,94	3,36
409,97	0,669	0,994	482,93	1,544	2,794
585,67	0,48	0,728	689,9	1,163	2,188

Pomiary wykonano dla 12 wartości każdego elementu filtra. W celu uzyskania danej wartości rezystancji na czas pomiaru zastępowano wybrany rezystor rezystorem dekadowym, a dany kondensator kondensatorem dekadowym, którego wartości były ustawiane pod kontrolą miernika E4980A. W Tabeli 1 przedstawiono tylko wyniki pomiarowe uzyskane dla elementów sekcji 1.

Wyniki pomiarowe uzyskane dla obu sekcji zilustrowano na rys. 6 przedstawiającym rodziny krzywych lokalizacyjnych wyznaczonych eksperymentalnie.

Krzywe te ilustrują w przestrzeni pomiarowej właściwości układu badanego wynikające ze zmian wartości poszczególnych jego elementów.



Rys. 6. Rodziny eksperymentalnych krzywych lokalizacyjnych sekcji 1 i 2 filtra badanego (rys. 3)

Fig. 6. Families of experimental localization curves of the 1st and the 2nd sections of the tested filter

Z rys. 6 widać, iż dla sekcji 1 filtra możliwa jest nie tylko detekcja, czyli sprawdzenie czy punkt pomiarowy znajduje się w otoczeniu punktu nominalnego (punktu przecięcia wszystkich krzywych lokalizacyjnych reprezentującego stan nominalny układu badanego), ale także lokalizacja pojedynczego uszkodzenia parametrycznego polegająca na sprawdzeniu, na której lub w pobliżu której krzywej umiejscowiony jest punkt pomiarowy [3]. Dla sekcji 2 detekcja uszkodzenia jest w pełni możliwa, natomiast lokalizacja uszkodzenia jest utrudniona. Spowodowane jest to tym, iż sygnał pobudzający tę sekcję jest sygnałem już "przefiltrowanym" przez sekcję 1.

Ponieważ interesuje nas tylko detekcja uszkodzenia w danej sekcji, czyli wskazanie uszkodzonej sekcji filtra wielosekcyjnego, to przedstawione rezultaty badań eksperymentalnych potwierdzają skuteczność metody diagnostycznej, a tym samym skuteczność diagnostyki uszkodzeń z wykorzystaniem testera JTAG BIST.

5. Wnioski

Dzięki naszej propozycji rozszerzenia istniejącej infrastruktury do testowania układów i systemów cyfrowych opartej na magistrali testującej IEEE 1149.1 (JTAG) o tester JTAG BIST, projektanci systemów mieszanych sygnałowo uzyskują dostęp do węzłów analogowych tych systemów, czyli mają możliwość nie tylko do testowania układów cyfrowych, ale również i analogowych. Ma to szczególne znaczenie dla systemów o wysokiej niezawodności, które wymagają ciągłego monitorowania.

Wykorzystanie testera JTAG BIST, zbudowanego z układów BCT8244A i SCANSTA476, do monitorowania systemu elektronicznego wyposażonego w magistralę JTAG może zmniejszyć koszty serwisowe, co przekłada się na zmniejszenie kosztów utrzymania i na przedłużenie cyklu życia systemu.

Zaproponowana w artykule nowa wersja testera JTAG BIST pozwala na diagnostykę filtrów wysokiego rzędu składających się z sekcji filtrów niskiego rzędu. Zatem możemy stwierdzić, iż nasze rozwiązanie obejmuje znaczną część układów analogowych, jakie się jeszcze obecnie ostały się w świecie techniki cyfrowej, pełniących funkcje torów analogowych elektronicznych systemów wbudowanych.

6. Literatura

- [1] Test Technology Standards Committee of the IEEE Computer Society, Standard Test Access Port and Boundary-Scan Architecture, IEEE Std 1149.1™-2001, 2008.
- [2] Czaja Z., Bartosiński B.: Using an IEEE1149.1 test bus for fault diagnosis of analog parts of electronic embedded systems, Proc. of 19th IMEKO TC4 Symposium, Barcelona, Spain, pp. 6-11, 2013.
- [3] Czaja Z.: A diagnosis method of analog parts of mixed-signal systems controlled by microcontrollers, Measurement, vol. 40, pp. 158-170, 2007.
- [4] Toczek W.: An oscillation-based built-in test scheme with AGC loop, Measurement, vol. 41, pp. 160-168, 2008.
- [5] Ren J., Ye H.: A Novel Linear Histogram BIST for ADC, Ninth International Conference on Solid-State and Integrated-Circuit Technology, Beijing, pp. 2099-2102, 2008.
- [6] Toczek W.: Self-testing of fully differential multistage circuits using common-mode excitation, Microelectronics Reliability, vol. 48, pp. 1890-1899, 2008.
- [7] Peralta J., Peretti G., Romero E.: A New Performance Characterization of Transient Analysis Method, International Journal of Electronics, Communications and Computer Engineering, vol. 1, pp. 12-19, 2009.
- [8] Toczek W., Analog fault signature based on sigma-delta modulation and oscillation test methodology, Metrology And Measurement Systems, vol. 9, pp. 363-375, 2004.
- [9] Czaja Z.: A self-testing method of large analog circuits in electronic embedded systems, Journal of Physics: Conference Series 238, IOP Publishing, pp. 1-8, 2010.
- [10] Texas Instruments Incorporated, SCANSTA476 Eight Input IEEE 1149.1 Analog Voltage Monitor, PDF file available from: www.ti.com, 2005.
- [11] Texas Instruments Incorporated, SN54BCT8244A, SN74BCT8244A scan test devices with octal buffers, PDF file available from: www.ti.com, 1996.
- [12] International Rectifier, IRF7105 HEXFET Power MOSFET, PDF file available from: www.irf.com, 2003.
- [13] Atmel Corporation, 8-bit AVR microcontroller with 32KBytes In-System Programmable Flash, ATmega32, ATmega32L, PDF file available from: www.atmel.com, 2011.

otrzymano / received: 16.06.2014

przyjęto do druku / accepted: 01.08.2014

artykuł recenzowany / revised paper