Publications Repository - Gdańsk University of Technology

Page settings

polski
Publications Repository
Gdańsk University of Technology

Treść strony

FPGA realization of fir filter in residue arithmetic

w pracy zaprezentowano realizację fpga przepływowego filtru fir o stałych współczynnikach w arytmetyce resztowej z użyciem 8 5-bitowych modułów o łącznym zakresie liczbowym 37.07 bita. zastosowano formębezpośrednią fir. mnożenia wykonywane są przy użyciu odczytu z pamięci. sumowania w każdym z kanałów są realizowane przy zastosowaniu wielopoziomowej struktury sumatora opartego o 4-operandowe sumatory csa. w stopniu końcowym wykonywane jest sumowanie binarne, redukcja modulo dla każdego z modułów i konwersja z systemu resztowego do systemu binarnego.

Authors

Additional information

Category
Aktywność konferencyjna
Type
publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
Language
angielski
Publication year
2009

Source: MOSTWiedzy.pl - publication "FPGA realization of fir filter in residue arithmetic" link open in new tab

Portal MOST Wiedzy link open in new tab