Artykuł przedstawia projekt oraz implementację modułu realizującego mnożenie w skończonym polu Galois GF(2128), przeznaczonego do pracy w szyfratorze AES-GCM. Moduł został zrealizowany w taki sposób, aby umożliwić jego implementację w układach programowalnych FPGA na kartach NetFPGA1G oraz NetFPGA10G. Uwaga skupiła się na zapewnieniu należytej minimalnej częstotliwości taktowania zegara oraz odpowiedniej szybkości przetwarzania danych, przy uwzględnieniu ograniczonych zasobów układów programowalnych.
Authors
- Wojciech Romaszkan,
- Jerzy Kasperek,
- Paweł Rajda,
- Piotr Pacyna,
- dr hab. inż. Jerzy Konorski link open in new tab
Additional information
- Category
- Publikacja w czasopiśmie
- Type
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Language
- polski
- Publication year
- 2013
