W pracy przedstawiono bibliotekę zbudowaną w oparciu o język VHDL, przeznaczoną do symulacji elementów pracujących w logice wielowartościowej i w arytmetyce resztowej. Zaprezentowano również bramki prądowe - nowe elementy logiczne cechujące się znacznie mniejszym poziomem szumu cyfrowego. Pokazano przykłady sumatorów działających w logice wielowartościowej z podstawą N, lub w arytmetyce resztowej modulo N. Wyróżniającą cechą sumatorów jest uniwersalność ich budowy, tzn. schemat sumatora praktycznie nie zmienia się przy zmianie liczby N, oraz szybkość działania. Testowanie (na poziomie strukturalnym) było wykonane w środowisku Active HDL (wykorzystując wcześniej utworzoną bibliotekę) oraz w specjalnie stworzonym programie - symulatorze układów prądowych.
Authors
- prof. zw. dr hab. inż. Michał Białko link open in new tab ,
- Magdalena Rajewska,
- Robert Berezowski
Additional information
- Category
- Aktywność konferencyjna
- Type
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Language
- polski
- Publication year
- 2003
