Przedstawiono najnowsze trendy w dziedzinie testowania układów elektronicznych z wykorzystaniem opartych na brzegowej ścieżce sterująco-obserwacyjnej magistral testujących. Dla każdej magistrali przedstawiono jej strukturę oraz rozwiązania kluczowych elementów. Przedstawiono wyniki badań nad wykorzystaniem magistrali IEEE 1149.4 do testowania i identyfikacji uszkodzeń w układach elektronicznych z użyciem wyposażonych w magistralę układów SCANSTA400. Zaprezentowano dwie nowe, będącą w fazie opracowywania standardu, propozycje ułatwionego testowania: normę IEEE P1581 do testowania pamięci oraz normę IEEE 149.8.1 do testowania złącz z wykorzystaniem sondy pojemnościowej. Przedyskutowano zalety i wady poszczególnych magistral oraz przedstawiono perspektywy i kierunki ich dalszego rozwoju w zakresie testowania a także programowania i debugingu systemów wbudowanych opartych na mikrokontrolerach, ze szczególnym uwzględnieniem opracowywanej w grudniu 2009 dwuprzewodowej magistrali IEEE 1149.7.
Autorzy
Informacje dodatkowe
- Kategoria
- Publikacja w czasopiśmie
- Typ
- artykuł w czasopiśmie wyróżnionym w JCR
- Język
- polski
- Rok wydania
- 2010
