W artykule przedstawiono budowę wewnętrzną oraz zasadę działania sprzętowo - programowego bloku realizującego analizę danych z obrazowego detektora ruchu. System zrealizowano za pomocą 2 identycznych procesorów 8-bitowych pracujących synchronicznie, jednego 32-bitowego procesora typu BA12 [4] oraz zestawu tablic pamięci. Algorytm analizy obrazu jest dwuetapowy. W pierwszym etapie następuje transformacja geometryczna umoŜliwiająca w przyszłości analizę odlegości, wielkości i prędkości wykrytych obiektów. Drugi etap jest typowym indeksowaniem wykrytych obiektów. System został wykonany praktycznie z wykorzystaniem układu FPGA i potwierdza prawidłowość działania zaproponowanego rozwiązania.
Autorzy
Informacje dodatkowe
- Kategoria
- Publikacja w czasopiśmie
- Typ
- artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
- Język
- polski
- Rok wydania
- 2010
