Repozytorium publikacji - Politechnika Gdańska

W artykule przedstawiono scalony analogowy układ wizyjny (ang. vision chip), który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazów w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 μW (poniżej 0,1 μW na procesor) ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s.

Autorzy

• dr hab. inż. Waldemar Jendernalik link otwiera się w nowej karcie ,
• dr hab. inż. Jacek Jakusz link otwiera się w nowej karcie ,
• dr hab. inż. Grzegorz Blakiewicz link otwiera się w nowej karcie ,
• Robert Piotr Piotrowski,
• prof. dr hab. inż. Stanisław Szczepański link otwiera się w nowej karcie