Repozytorium publikacji - Politechnika Gdańska

W artykule zaprezentowano projekt regulatora o małym spadku napięcia. Dzięki zastosowaniu wtórnika napięciowego o małej rezystancji wyjściowej, regulator cechuje się bardzo dobrą odpowiedzią impulsową, a ponadto nie wymaga dodatkowych zewnętrznych kondensatorów kompensujących. W związku z tym, zaproponowany regulator może być całkowicie scalony na podłożu półprzewodnikowym, co jest szczególnie korzystne w systemach realizowanych w formie pojedynczego układu scalonego SoC (ang. system on a chip). W pracy zaprezentowano realizację układową regulatora oraz omówiono ważniejsze etapy procedury projektowania tego układu ze szczególnym uwzględnieniem redukcji czasu odpowiedzi impulsowej. Przedstawiono wyniki symulacji regulatora, zaprojektowanego z użyciem technologii 180 nm CMOS. W opracowanym układzie uzyskano odpowiedź impulsową krótszą niż 1 us oraz skoki napięcie wyjściowego mniejsze niż 42 mV przy zmianie prądu wyjściowego od 100 uA do 100 mA z szybkością 0,3 A/us.

Autorzy

• dr hab. inż. Grzegorz Blakiewicz link otwiera się w nowej karcie ,
• dr hab. inż. Jacek Jakusz link otwiera się w nowej karcie ,
• dr hab. inż. Waldemar Jendernalik link otwiera się w nowej karcie ,
• prof. dr hab. inż. Stanisław Szczepański link otwiera się w nowej karcie