W komunikacie przedstawiono konfigurowalny cyfrowy akcelerator estymacji ruchu (motion estimation) przeznaczony dla enkodera wideo standardu H.264. Akcelerator został wstępnie zaimplementowany w układzie FPGA VIRTEX6-VLX365T, a następnie w układzie ASIC w technologii UMC 90 nm. Obie implementacje zostały zweryfikowane pozytywnie, a szczegółowe wyniki symulacji i pomiarów akceleratora ASIC zostały porównane z innymi dostępnymi w literaturze propozycjami implementacji algorytmów ME. Funkcjonalność systemu akceleratora została szczegółowo opisana w komunikacie. System został zoptymalizowany do współpracy z oprogramowaniem x.264 pracującym pod kontrolą systemu Linux i jest przeznaczony do sprzętowego wspierania kompresji wideo w standardzie HD.
Autorzy
Informacje dodatkowe
- Kategoria
- Aktywność konferencyjna
- Typ
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Język
- polski
- Rok wydania
- 2014
Źródło danych: MOSTWiedzy.pl - publikacja "Cyfrowy akcelerator wybranych modułów standardu kompresji wideo H.264" link otwiera się w nowej karcie
