Repozytorium publikacji - Politechnika Gdańska

Ustawienia strony

english
Repozytorium publikacji
Politechniki Gdańskiej

Treść strony

OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC

W pracy przedstawiono obliczanie modułu liczb zespolonych z użyciem zmodyfikowanejwersji algorytmu CORDIC przy zastosowaniu pięciu stopni iteracyjnych. Zaprezentowanozależność wielkości błędu od liczby stopni algorytmu CORDIC dla arytmetykizmiennoprzecinkowej jak również zbadano wpływ użycia arytmetyki całkowitej.Zaproponowana modyfikacja algorytmu CORDIC dla arytmetyki całkowitej polega nawprowadzeniu korekcji po zakończeniu podstawowych obliczeń w celu zmniejszeniamaksymalnego błędu. Wartość korekcji jest ustalana na podstawie stosunku współrzędnychuzyskanych po piątym stopniu iteracyjnym. Korekcja pozwala na około dwukrotnąredukcję błędu maksymalnego. W pracy pokazano też przykładową architekturę układurealizującego zmodyfikowany algorytm w układzie FPGA.

Autorzy

Informacje dodatkowe

Kategoria
Publikacja w czasopiśmie
Typ
artykuły w czasopismach recenzowanych i innych wydawnictwach ciągłych
Język
polski
Rok wydania
2015

Źródło danych: MOSTWiedzy.pl - publikacja "OBLICZANIE MODUŁU LICZBY ZESPOLONEJ W FPGA Z UŻYCIEM ALGORYTMU CORDIC" link otwiera się w nowej karcie

Portal MOST Wiedzy link otwiera się w nowej karcie