Repozytorium publikacji - Politechnika Gdańska

W pracy zaprezentowano realizację algorytmów szyfrowania symetrycznego w układach FPGA firmy Xilinx z najnowszej rodziny Virtex II. Podkreślono zalety użycia układów programowalnych w systemach kryptograficznych w stosunku do układów ASIC oraz rozwiązań programowych. Przedstawiono struktury szyfrów blokowych Rijndael, Serpent i Twofish oraz moduły składowe i sposób ich realizacji w układach FPGA. Porównano architektury przetwarzania stosowane w szyfrach blokowych i wykazano potrzebę użycia architektur iteracyjnych. Przedyskutowano przyjęte założenia i strategię projektowania. Uzyskano najwyższe z dotąd publikowanych przepustowości dla architektur iteracyjnych: Rijndael-1486 Mbps, Serpent-954 Mbps, Twofish-256 Mbps. Porównano te wyniki z innymi wynikami z ośrodków uniwersyteckich. Przedstawiono zależność przepustowości od zużywanych zasobów, co pozwala wnioskować o skalowalności algorytmów.Przeanalizowano operacje zużywające największą ilość zasobów oraz wprowadzające największe opóźnienie i na tej podstawie wskazano możliwości dalszej optymalizacji. Zaprezentowano także kierunki przyszłych badań: optymalizację architektur i modułów logicznych oraz podział funkcjonalności pomiędzy sprzęt i oprogramowanie.

Autorzy

• Marek Strachacki