W pracy przedstawiono architekturę komputerowego systemu redukcji poboru mocy w cyfrowych układach VLSI CMOS. Opisano przypadki użycia systemu, wynikający z nich podział na komponenty oraz założenia dotyczące danych wejściowych. Szczegółowo opisane zostały wszystkie komponenty wchodzące w skład systemu oraz ich zadania, a także główne cechy przedstawionej architektury, z których najważniejszą jest zapewnienie modułowej konstrukcji systemu. Umożliwia to jego rozbudowę, tak o nowe algorytmy redukcji poboru mocy, jak i o obsługę nowych formatów danych wejściowych przy zachowaniu spójnego interfejsu użytkownika.
Autorzy
Informacje dodatkowe
- Kategoria
- Aktywność konferencyjna
- Typ
- publikacja w wydawnictwie zbiorowym recenzowanym (także w materiałach konferencyjnych)
- Język
- polski
- Rok wydania
- 2005
