Publications Repository - Gdańsk University of Technology

W artykule przedstawiono projekt i wyniki badań scalonego analogowego układu wizyjnego, który wykonuje splotowe niskopoziomowe algorytmy przetwarzania obrazu w czasie rzeczywistym. Układ prototypowy został wykonany w technologii CMOS 0,35 μm i zawiera matrycę SIMD procesorów analogowych o rozmiarze 64 x 64. Wymiary topografii matrycy wynoszą 2,2 mm x 2,2 mm, co daje gęstość 877 procesorów na mm2. Matryca pobiera moc mniejszą niż 0,4 mW ze źródła zasilającego 3,3 V przy szybkości przetwarzania obrazów 100 kl/s.

Authors

• dr hab. inż. Jacek Jakusz link open in new tab ,
• dr hab. inż. Waldemar Jendernalik link open in new tab ,
• dr hab. inż. Grzegorz Blakiewicz link open in new tab ,
• Robert Piotr Piotrowski,
• prof. dr hab. inż. Stanisław Szczepański link open in new tab