Repozytorium publikacji - Politechnika Gdańska

Szeregowanie zadań stosowane dla potrzeb redukcji poboru mocy cyfrowych układów CMOS prowadzi do problemów NP trudnych. Stąd też brakuje analitycznych algorytmów gwarantu-jących uzyskanie optymalnego rozwiązania w akceptowalnym czasie. Praca prezentuje porównanie jakości rozwiązań wyznaczonych heurystycznymi algorytmami szeregowania zadań stosowanych na etapie syntezy wysokiego poziomu cyfrowych układów CMOS, które zostały uzyskane dla wybranego zbioru przykładów testowych. Przedstawione porównanie dotyczy również czasów obliczeń dla wybranych algorytmów szeregowania zadań.

Autorzy

• dr inż. Władysław Szcześniak link otwiera się w nowej karcie ,
• Łukasz Włodarczyk link otwiera się w nowej karcie ,
• Piotr Szcześniak link otwiera się w nowej karcie ,
• mgr inż. Maciej Piechówka link otwiera się w nowej karcie