Repozytorium publikacji - Politechnika Gdańska

A simple model is derived and verified for evaluating the effect of parasitic capacitances on the dead-time related voltage distortion in multilevel NPC voltage source inverters. The model permits well-defined and precise compensation of dead-time distortion, exhibiting meaningful improvement on compensation methods neglecting the effects of parasitic capacitances. A simple formula is given for evaluating the capacitances as serial/parallel connections of transistor capacitances and external capacitances (introduced by the cables and load).

Autorzy

• Krzysztof Jakub Szwarc,
• dr inż. Artur Cichowski link otwiera się w nowej karcie ,
• prof. dr hab. inż. Janusz Nieznański link otwiera się w nowej karcie ,
• dr hab. inż. Paweł Szczepankowski link otwiera się w nowej karcie